1.實驗專題先使用電路圖輸入方法，再使用Verilog HDL輸入方法，輸入該章主題的設計於CAD系統中。
2.在每一個輸入方法中，均執行功能與時序驗證，以確保該實驗項目在實際FPGA元件中能正確地操作。
3.使用「漸進式做中學」的方法，以逐漸加入新觀念與硬體資源的方式，漸進地增加實驗專題的深度。
4.使用標準程序範例：設計→輸入(先電路圖然後HDL)→驗證，培養讀者正確的使用Verilog HDL輸入方法。
5.提供選作實驗專題，由讀者選作以在FPGA元件中做實體測試。
6.提供延伸實驗專題，提升讀者的程度或是補充實驗專題的不足。
